政府計畫(GRB),建議「依年度遞減排序」,以查看最新的研究方向。
畢業學年度 | 論文標題 | 連結 | 學位 | 畢業時長(years) |
---|---|---|---|---|
關鍵字 | ||||
112 | 基於單顆攝... 基於單顆攝影機之棒球好壞球判決系統 (A Single-Camera Baseball Pitch Judgment System) | NTHU NDLTD | 碩 | 4.50 |
影像處理(Image processing)、運動科學(Sports Science)、棒球(Baseball)、深度學習(Deep Learning)、追蹤(Tracking)、辨識(Detection) 影像處理(... | ||||
112 | 一個具備線... 一個具備線上學習能力之可擴充性脈衝神經網路架構與晶片設計 (Architecture and Chip Design for a Scalable Convolutional Spiking Neural Network with Quantized Online Learning) | NTHU NDLTD | 碩逕博 | 7.43 |
越時反向傳播(back-propagation through time (BPTT))、卷積神經網路(convolutional neural network (CNN))、影像分類(image classification)、多核心架構(multi-core architecture)、神經型態運算(neuromorphic computing)、晶片上訓練(on-chip learning)、脈衝神經網路(spiking neural network (SNN)) 越時反向傳... | ||||
111 | 基於三維對... 基於三維對角線測試演算法之三維NAND型快閃記憶體內建自我測試架構設計 (A 3D NAND Flash Memory Built-In Self-Test Architecture Design with Diagonal 3D Flash Test Algorithm) | NTHU NDLTD | 碩 | 3.99 |
三維記憶體(3D memory)、NAND型快閃(NAND flash)、內建自我測試(built-in self-test (BIST))、錯誤模型(fault models)、記憶體測試(memory testing)、測試演算法(test algorithm)、良率提高(yield improvement) 三維記憶體... | ||||
111 | 用於瞬態錯... 用於瞬態錯誤調試之多輸入移位暫存器區塊降低方法 (Reduction of MISR Blocks for Transient Fault Debugging) | NTHU NDLTD | 碩 | 3.93 |
錯誤注入(Reliability)、暫態錯誤(Debugging)、除錯測試(Transient Faults)、可靠度測試(Fault Injection)、移位暫存器(MISR) 錯誤注入(... | ||||
110 | 基於FPG... 基於FPGA仿真用於加速降低暫態錯誤之分析 (FPGA-Based Emulation for Accelerating Transient Fault Reduction Analysis) | NTHU NDLTD | 碩 | 5.13 |
現場可程式化邏輯閘陣列(FPGA)、仿真(Emulation)、暫態錯誤(Transient Fault)、錯誤注入(Fault Injection)、可靠度(Reliability)、架構正確執行(ACE) 現場可程式... | ||||
110 | SNN-R... SNN-RSIM:基於ReRAM的脈衝神經網路加速器模擬框架 (SNN-RSIM:A ReRAM-based Spiking Neural Network Accelerator Simulation Framework) | NTHU NDLTD | 碩 | 3.99 |
脈衝神經網路(SNN)、模擬器(Simulator)、記憶體內運算(CIM) 脈衝神經網... | ||||
110 | 利用高階合... 利用高階合成探討深度神經網路捲積加速器的叢集架構探索 (Design Exploration of Cluster-Based Architecture for DNN Convolution Accelerator with High-Level Synthesis) | NTHU NDLTD | 碩 | 2.99 |
神經網路加速器(DNN accelerator)、處理單元(Processing Element)、內部連接網路(Interconnection Network)、高階合成(High Level Synthesis) 神經網路加... | ||||
110 | 用於加速電... 用於加速電路除錯之錯誤降低方法 (A Fault Reduction Method for Accelerating Electrical Bug Localization) | NTHU NDLTD | 碩 | 2.86 |
可靠度測試(Reliability)、除錯測試(Debugging)、架構正確執行(ACE)、暫態錯誤(Transient Faults)、錯誤注入(Fault Injection) 可靠度測試... | ||||
109 | 使用CVA... 使用CVAE-Seq2Seq變異推論進行機器人操縱之長期軌跡規劃 (Long-horizon Trace Planning with CVAE-Seq2Seq Variational Inference for Robot Manipulation) | NTHU NDLTD | 碩 | 3.94 |
長期任務規劃(Long-horizon Task Planning)、變異推論(Variational Inference)、條件變異自動編碼器(Conditional Variational Autoencoder)、序列到序列模型(Sequence-to-sequence Model) 長期任務規... | ||||
109 | 利用Seq... 利用Seq2Seq推論對機器人動作序列進行轉移學習 (Transfer Learning of Robotic Action Sequences with Seq2Seq Inference) | NTHU NDLTD | 碩 | 3.94 |
轉移學習(Seq2Seq)、強化學習(Robotic_arm)、機械手臂(Reinforcement_Learning) 轉移學習(... | ||||
108 | 減少功能故... 減少功能故障模擬中待測錯誤數量之方法 (A Fault Reduction Method for Functional Error Simulation) | NTHU NDLTD | 碩 | 4.00 |
減少待測錯誤(Fault Reduction)、架構正確執行(ACE)、功能性故障模擬(Functional Error Simulation) 減少待測錯... | ||||
108 | Syste... SystemC電路的暫態錯誤模擬 (SystemC-Based Soft-Error Fault Simulation) | NTHU NDLTD | 碩 | 3.62 |
多核心系統(MPSoC)、錯誤注入(Fault-injection)、RISC-V 指令集模擬器(Instruction-set simulation)、錯誤模擬(Fault-simulation)、容錯系統(Fault-tolerance) 多核心系統... | ||||
107 | 基於深度學... 基於深度學習之數位電路功率模型建立 (Deep Learning-Based Power Modeling for Black-Box Digital Circuits) | NTHU NDLTD | 碩 | 3.97 |
深度學習(deep learning)、功率估計(power estimation)、功率模型建立(power modeling) 深度學習(... | ||||
107 | 深度神經網... 深度神經網路卷積加速器之叢集架構探索 (Cluster-based Architecture Exploration for Convolutional Accelerator in Deep Neural Network) | NTHU NDLTD | 碩 | 3.97 |
深度神經網路加速器(Deep Neural Network Accelerators)、深度學習(Deep Learning)、高能效加速器(Energy-Efficient Accelerators)、資料流處理(Dataflow processing) 深度神經網... | ||||
107 | NNSim... NNSim: 供深度卷積網路加速器之快速且精準 SystemC/TLM 模擬器 (NNSim: A Fast and Accurate SystemC/TLM Simulator for Deep Convolutional Neural Network Accelerators) | NTHU NDLTD | 碩 | 3.41 |
模擬平台(Simulator)、深度學習網路(Deep Convolutional Neural Network)、加速器(Accelerator)、硬體模型(Hardware Model) 模擬平台(... | ||||
106 | 實作晶片網... 實作晶片網路於RISC-V Rocket Chip 平台 (A Network-on-Chip Implementation on RISC-V Rocket Chip Platform) | NTHU NDLTD | 碩 | 3.99 |
Rocket Chip 平台(Rocket Chip platform)、晶片網路(Network-on-Chip)、網路介面(Chisel) Rocke... | ||||
106 | 使用Viv... 使用Vivado高階合成實現Farneback光流演算法的高效能FPGA實作 (A High-Performance FPGA Implementation of Farneback Optical Flow Algorithm with Vivado High Level Synthesis) | NTHU NDLTD | 碩 | 2.99 |
光流演算法(Optical Flow)、高階合成(High Level Synthesis)、可程式化邏輯閘陣列(FPGA) 光流演算法... | ||||
105 | 利用長短期... 利用長短期記憶神經網路建立數位電路的功率模型 (Digital Circuit Power Modeling with Long Short-term Memory Recurrent Neural Networks) | NTHU NDLTD | 碩 | 3.94 |
高階功率模型(high level power model)、高階功率預估(high level power estimation)、長短期記憶神經網路(Long Short-term Memory Recurrent Neural Networks) 高階功率模... | ||||
105 | 電路老化預... 電路老化預測之後矽測試流程 (Post-silicon Test Flow for Aging Prediction) | NTHU NDLTD | 碩 | 2.94 |
電路老化(reliability)、可靠度(Aging)、測試(testing)、邏輯閘層級(timing simulation)、時序模擬(gate level)、蒙地卡羅(Monte Carlo)、負偏壓溫度不穩定性(NBTI) 電路老化(... | ||||
105 | 使用高階模... 使用高階模擬和合成實現三維圖形處理多核心加速器之實驗平台 (An Experimental Study with ESL and HLS of Hardware Accelerators for 3D Graphics Rasterization on a Many-Core System) | NTHU NDLTD | 碩 | 4.49 |
加速器(accelerator)、多核心平台(ESL/RTL Many-core platform)、時間精準度較正(Timing Annotation) 加速器(a... | ||||
105 | 能量最佳化... 能量最佳化之異質多核心排程系統 (Energy Efficient Scheduling for Heterogeneous Multi-core Systems) | NTHU NDLTD | 碩 | 2.35 |
排程演算法(Scheduling Algorithm)、異質多核心系統(Heterogeneous Multi-core Systems)、能量效率(Energy Efficiency) 排程演算法... | ||||
104 | 基於虛擬多... 基於虛擬多重曝光之高動態亮度範圍色調合成與色調映射之實現 (Pseudo-Multiple-Exposures-Based High Dynamic Range Tone Fusion and Tone Mapping Realization) | NTHU NDLTD | 博 | 無口試日期 |
虛擬多重曝光(pseudo multiple exposures)、高動態亮度解析範圍(High dynamic range (HDR))、色調映射(Tone mapping)、反向色調映射(Inverse tone mapping)、多核心系統單晶片(Multi-core System on Chip (SoC)) 虛擬多重曝... | ||||
103 | 以 Sys... 以 SystemC 實作用於設計探索的動態隨機存取記憶體模擬器 (FlexDRAM- A DRAM System Simulator in SystemC for Design Exploration) | NTHU NDLTD | 碩 | 無口試日期 |
動態隨機存取記憶體模擬器(DRAM simulator)、動態隨機存取記憶體(DRAM) 動態隨機存... | ||||
103 | 可參數化路... 可參數化路由器管線架構和仲裁機制的晶片內網路架構動態時序模擬 (Dynamic Timing Simulation for Network-on-Chip with Parameterized Router Pipeline Architectures and Arbitration Policies) | NTHU NDLTD | 碩 | 無口試日期 |
動態時序模擬(Dynamic Timing Simulation)、晶片內網路架構(Network-on-Chip)、路由器管線架構(Router Pipeline Architecture)、仲裁機制(Arbitration Policy) 動態時序模... | ||||
103 | 使用加壓測... 使用加壓測試與支持向量機以縮減晶片系統測試之成本 (Cost Reduction of System-level Tests with Stressed Structural Tests and SVM) | NTHU NDLTD | 碩 | 無口試日期 |
系統測試(System-level Tests)、加壓測試(Stressed Tests)、支持向量機(SVM) 系統測試(... | ||||
102 | 利用變異性... 利用變異性回歸模型預測晶片故障路徑 (A Variability Regression Model for Failure Path Prediction) | NTHU NDLTD | 碩 | 無口試日期 |
製程變異(Process variation)、機器學習(Machine learning) 製程變異(... | ||||
102 | 晶片群集相... 晶片群集相互資訊在多重時脈測試之應用 (Chip Clustering with Mutual Information on Multiple Clock Tests and its Application to Yield Tuning) | NTHU NDLTD | 碩 | 無口試日期 |
超大積體電路(VLSI)、測試(Testing)、製程變異(Process variation) 超大積體電... |