政府計畫(GRB),建議「依年度遞減排序」,以查看最新的研究方向。
畢業學年度 | 論文標題 | 連結 | 學位 | 畢業時長(years) |
---|---|---|---|---|
關鍵字 | ||||
113 | 小晶片間互... 小晶片間互連結構測試與修復 (Chiplet Interconnect Test and Repair) | NTHU | 博 | 暫無口試日期 |
缺陷位置診斷(Defect location diagnosis)、接地反彈(Ground bounce)、基於掃描的互連測試資料生成(Scan-based interconnect test pattern generation)、測試碼分配(Test code word assignment)、轉態障礙(Transition faults)、互連結構測試(Interconnect test)、互連結構修復(Interconnect repair)、互連結構修復語言(Interconnect repair language) 缺陷位置診... | ||||
112 | 基於單顆攝... 基於單顆攝影機之棒球好壞球判決系統 (A Single-Camera Baseball Pitch Judgment System) | NTHU NDLTD | 碩 | 4.50 |
影像處理(Image processing)、運動科學(Sports Science)、棒球(Baseball)、深度學習(Deep Learning)、追蹤(Tracking)、辨識(Detection) 影像處理(... | ||||
112 | 一個具備線... 一個具備線上學習能力之可擴充性脈衝神經網路架構與晶片設計 (Architecture and Chip Design for a Scalable Convolutional Spiking Neural Network with Quantized Online Learning) | NTHU NDLTD | 碩逕博 | 7.43 |
越時反向傳播(back-propagation through time (BPTT))、卷積神經網路(convolutional neural network (CNN))、影像分類(image classification)、多核心架構(multi-core architecture)、神經型態運算(neuromorphic computing)、晶片上訓練(on-chip learning)、脈衝神經網路(spiking neural network (SNN)) 越時反向傳... | ||||
111 | 基於三維對... 基於三維對角線測試演算法之三維NAND型快閃記憶體內建自我測試架構設計 (A 3D NAND Flash Memory Built-In Self-Test Architecture Design with Diagonal 3D Flash Test Algorithm) | NTHU NDLTD | 碩 | 3.99 |
三維記憶體(3D memory)、NAND型快閃(NAND flash)、內建自我測試(built-in self-test (BIST))、錯誤模型(fault models)、記憶體測試(memory testing)、測試演算法(test algorithm)、良率提高(yield improvement) 三維記憶體... | ||||
111 | 以憶阻器建... 以憶阻器建構之脈衝式神經網路內建自我校準方案 (A Built-In Self-Calibration Scheme for Memristor-Based Spiking Neural Networks) | NTHU NDLTD | 碩 | 2.45 |
人工智慧(AI)、校準(calibration)、憶阻器(memristor)、仿神經型態運算(neuromorphic computing)、製程偏移(process variation)、電阻式記憶體(RRAM)、脈衝式神經網路(spiking neural network(SNN)) 人工智慧(... | ||||
111 | 基於共生系... 基於共生系統的時域脈衝神經網路晶片線上補償方法 (A Symbiotic System-Based On-Line Compensation Scheme for a Time-Domain Spiking Neural Network Chip) | NTHU NDLTD | 碩 | 2.45 |
人工智慧加速器(AI accelerator)、電路補償(circuit compensation)、錯誤容忍(error tolerance)、時域神經網路(time-domain neural network)、脈衝神經網路(piking neural network (SNN))、共生系統(symbiotic system) 人工智慧加... | ||||
111 | 運用群體熱... 運用群體熱感知及共生系統架構提高基於憶阻器的脈衝神經網路硬體可靠度 (A Thermal Quorum Sensing Scheme and Symbiotic Neuromorphic Architecture for Highly Reliable Memristor-Based SNN Hardware) | NTHU NDLTD | 碩 | 2.45 |
人工智慧加速器(AI accelerator)、電路補償(circuit compensation)、容錯性(error tolerance)、脈衝神經網路(spiking neural network)、共生系統(symbiotic system)、憶阻器的脈衝神經網路(memristor-based neural network) 人工智慧加... | ||||
111 | 基於CNN... 基於CNN之多層感知分類器的在線測試與修復之系統化設計與分析 (Systematic Design and Evaluation for Online Test and Repair of CNN-Based MLP Classifiers) | NTHU NDLTD | 碩 | 4.39 |
自我測試(Self-testing)、自我修復(Self-repair)、深度學習(Deep Learning)、可靠度(Reliability)、錯誤容忍度(Fault Tolerance) 自我測試(... | ||||
110 | 運用群體熱... 運用群體熱感知手段以提高晶片可靠度和壽命 (A Thermal Quorum Sensing Scheme for Enhancement of Integrated-Circuit Reliability and Lifetime) | NTHU NDLTD | 碩 | 2.41 |
群體感知(Dynamic Voltage and Frequency Scaling)、群體熱感知(Embedded Thermal Sensor)、共生系統(Fault Tolerance)、動態電壓頻率調整(Online Repair)、故障容許度(Quorum Sensing) 群體感知(... | ||||
109 | 針對三維N... 針對三維NAND型快閃記憶體的錯誤模擬器、錯誤模型及測試演算法 (A Fault Simulator, Fault Models and Test Algorithms for 3D NAND Flash Memory) | NTHU NDLTD | 碩 | 4.84 |
三維NAND型快閃記憶體(3D NAND Flash memory)、三維NAND型錯誤模型(3D NAND fault model)、三維NAND型錯誤模擬器(3D NAND fault simulator)、三維NAND型錯誤測試演算法(3D NAND test algorithm)、對角線測試演算法(March-3DFT) 三維NAN... | ||||
109 | 網狀連接處... 網狀連接處理器陣列之記憶體內建同儕修復架構 (A Memory Built-In Peer-Repair Architecture for Mesh-Connected Processor Array) | NTHU NDLTD | 碩 | 2.84 |
內嵌式記憶體(embedded memory)、記憶體內建自我修復(memory built-in self-repair (MBISR))、記憶體內建同儕修復(memory built-in peer-repair (MBIPR))、網狀連接處理器陣列(mesh-connected processor array)、記憶體修復(memory repair)、記憶體測試(memory testing)、備援分析(redundancy analysis)、系統晶片(SoC)、備援配置(spare allocation)、動態隨機存取記憶體(SRAM)、良率提升(yield improvement) 內嵌式記憶... | ||||
109 | 以憶阻器建... 以憶阻器建構之脈衝神經網絡的錯誤模型和測試演算法 (Fault Models and Test Algorithms for Memristor-Based Spiking Neural Network) | NTHU NDLTD | 碩 | 2.84 |
人工智慧(artificial intelligence)、缺陷(defect)、錯誤模型(fault model)、錯誤模擬器(fault simulator)、記憶體測試(memory testing)、憶阻器(memristor)、脈衝神經網路(spiking neural network (SNN))、測試演算法(test algorithm) 人工智慧(... | ||||
109 | 基於機器學... 基於機器學習在半導體生產測試中提升品質方法 (Machine Learning-Based Quality Enhancement in Semiconductor Production Test) | NTHU NDLTD | 碩 | 3.74 |
決策樹(Decision Tree)、缺陷等級(Defect Level)、IC測試(IC Testing)、機器學習(Machine Learning)、生產測試(Production Test)、隨機森林(Random Forest)、半導體品質(Semiconductor Quality) 決策樹(D... | ||||
109 | 應用深度學... 應用深度學習的篩選方法提升整合性被動元件的品質與可靠性 (Improving the Quality and Reliability of Integrated Passive Devices with Deep Learning) | NTHU NDLTD | 碩 | 2.14 |
整合性被動元件(Integrated Passive Devices)、品質(IPDs)、可靠性(DPAT)、IC測試(GDBC) 整合性被動... | ||||
108 | 提升以單元... 提升以單元認知為基礎的自動測試向量產生器對於難測缺陷的測試能力 (Improving Cell-Aware ATPG Quality on Catching Weakest Faults) | NTHU NDLTD | 碩 | 2.60 |
單元認知測試方法(Cell-aware test)、自動測試向量產生器(ATPG)、電路缺陷(resistive defect)、微小缺陷(weak fault) 單元認知測... | ||||
108 | 應用於卷積... 應用於卷積神經網路模型的心脈陣列加速器設計與分析 (Design and Analysis of Systolic Array-Based Accelerators for Convolutional Neural Networks) | NTHU NDLTD | 碩 | 2.60 |
心脈陣列(Systolic Array)、卷積神經網路(Convolutional Neural Networks)、人工智慧(Artificial Intelligence)、電阻式隨機存取記憶體(Resistive Random-Access Memory)、量化(Quantization)、計算機結構(Computer Architecture) 心脈陣列(... | ||||
106 | 基於電阻式... 基於電阻式隨機存取記憶體之神經網路硬體的缺陷模擬、自我修復和錯誤更正方法 (RRAM-Based Neuromorphic Hardware Fault Simulation and Reliability Improvement by Self-Healing and Error Correction) | NTHU NDLTD | 碩 | 1.99 |
神經網絡(neural network)、記憶體內建自我修復(built-in self repair)、錯誤偵測與更正(error detection and correction)、仿神經運算(neuromorphic computing)、電阻式隨機存取記憶體(RRAM)、記憶體測試(memory testing) 神經網絡(... | ||||
106 | 用於改善3... 用於改善3D-IC導線良率的自動針痕分析 (Automated Probe-Mark Analysis for 3D-IC Interconnect Yield Improvement) | NTHU NDLTD | 碩 | 1.99 |
3D-IC(3D-IC)、連接測試(interconnect test)、針痕分析(probe-mark analysis)、良率改善(yield improvement) 3D-IC... | ||||
106 | 一個用於檢... 一個用於檢測基於鰭式場效電晶體之靜態隨機存取記憶體中難測缺陷的內建自我測試電路 (A Built-In Self-Test Scheme Covering Hard-to-Detect Defects in FinFET-Based SRAM) | NTHU NDLTD | 碩 | 3.91 |
內建自我測試(Built-in self test)、缺陷模型(Defect modeling)、可測試性設計(Design for testability)、動態錯誤(Dynamic fault)、錯誤模型(Fault modeling)、鰭式場效電晶體(FinFET)、記憶體測試(Memory testing)、靜態隨機存取記憶體(SRAM) 內建自我測... | ||||
106 | 一個基於深... 一個基於深度神經網路的IPD品質與可靠性篩檢方法 (A Deep Neural Network (DNN) Based Approach for Quality and Reliability Screening of Integrated Passive Devices (IPDs)) | NTHU NDLTD | 碩(提早入學) | 2.73 |
被動元件測試(Passive Device Test)、可靠度(Reliability)、品質(Quality)、積體被動元件(Integrated Passive Device)、深度神經網路(Deep Neural Network) 被動元件測... | ||||
106 | 高可靠度低... 高可靠度低成本之共生交通號誌控制系統評估與設計 (Evaluation and Design of a Highly Reliable and Low-Cost Symbiotic Traffic Light Control System) | NTHU NDLTD | 碩 | 2.24 |
內建自我測試(bulit-in self-test (BIST))、內建自我修復(bulit-in self-repair (BISR))、共生系統(symbiotic system)、可靠度(reliability)、在線測試(on-line testing)、交通號誌控制器(traffic light controller) 內建自我測... | ||||
106 | 利用自我映... 利用自我映射組織圖與增強式學習法於可調式交通號誌控制系統的機器學習模型 (A Machine Learning Model for Adaptive Traffic Light Control System with Self-Organizing Map and Reinforcement Learning) | NTHU NDLTD | 碩 | 2.24 |
機器學習(machine learning)、自我映射組織圖(self-organizing map)、增強式學習(reinforcement learning)、交通燈號控制(traffic light control) 機器學習(... | ||||
106 | 基於記憶體... 基於記憶體容錯法之共生控制器設計 (A Memory-Based Approach for Symbiotic Controller Design) | NTHU NDLTD | 碩 | 2.17 |
錯誤更正碼(error correction codes)、記憶體(memory)、可靠度(reliability)、在線測試(on-line testing)、共生系統(symbiotic system) 錯誤更正碼... | ||||
106 | 以開關層級... 以開關層級自動化測試向量產生的單元認知測試及群體熱感知為基礎的品質提升方法 (Reducing Defect Level by Switch-Level ATPG-Based Cell-Aware Test and Thermal Quorum Sensing) | NTHU NDLTD | 碩 | 2.16 |
開關層級自動化測試向量產(Switch-Level ATPG)、單元認知測試(Cell-Aware Test)、群體感知(Quorum Sensing)、群體熱感知(Thermal Quorum Sensing) 開關層級自... | ||||
105 | 2.5及3... 2.5及3維晶片連線漏電量測之 強化邊緣掃描架構 (An Enhanced Boundary Scan Architecture for Inter-Die Interconnect Leakage Measurement in 2.5D and 3D Packages) | NTHU NDLTD | 碩 | 2.57 |
三維積體電路(3D-IC)、晶片間連線(InFO WLCSP)、漏電量測(Interconnect)、邊緣掃描(Leakage Measurement) 三維積體電... | ||||
105 | 可靠且具經... 可靠且具經濟效益之物聯網系統同儕修復機制 (Peer-Assisted Repair Mechanism for Reliable and Cost-Effective IOT Systems) | NTHU NDLTD | 碩 | 2.80 |
內建自我測試(built-in self-test (BIST))、內建自我修復(built-in self-repair (BISR))、在線測試(on-line testing)、彈性系統(resilient system)、共生計算(symbiotic computing)、共生系統(symbiotic system) 內建自我測... | ||||
105 | 基於共生系... 基於共生系統模型所建立之儲存系統的成本及可靠度分析 (Cost and Reliability Evaluation of Repairable Storage System by Symbiotic System Model) | NTHU NDLTD | 碩 | 2.80 |
內建自我測試(built-in self-test)、內建自我修復(built-in self-repair)、共生計算(symbiotic computing)、共生系統(symbotic system)、在線測試(on-line testing)、彈性系統(resilient system) 內建自我測... | ||||
105 | 以整合漏電... 以整合漏電流感測器之記憶體內建 自我測試電路降低產品不良率 (A Leakage-Current Sensor Enhanced Memory BIST for Defect Level Reduction) | NTHU NDLTD | 碩 | 3.42 |
記憶體內建自我測試電路(Memory BIST)、產品不良率(Defect Level Reduction)、漏電流感測器(Leakage-Current Sensor) 記憶體內建... | ||||
105 | 引進漏電流... 引進漏電流於缺陷辭典 以強化元件認知測試(CAT) (Defect Dictionary Generation Considering Leakage Current for Enhancing Cell-Aware Test (CAT)) | NTHU NDLTD | 碩 | 2.42 |
元件認知測試(Cell-Aware Test) 元件認知測... | ||||
104 | 低功耗低延... 低功耗低延遲的動態隨機存取記憶體控制器設計 (Controller Design for a Low Power, Low Latency DRAM with Built-in Cache) | NTHU NDLTD | 碩(外籍生) | 暫無口試日期 |
DRAM 控制器(DRAM controller)、3D DRAM(3D DRAM)、內建快取記憶體(built-in cache DRAM (BC-DRAM))、記憶體層級(memory hierarchy)、分段式延遲DRAM(tiered latency DRAM (TL-DRAM)) DRAM ... | ||||
104 | 強化記憶體... 強化記憶體診斷的快速錯誤樣型抽取器 (A Fast Sweep-Line-Based Failure Pattern Extractor for Memory Diagnosis) | NTHU NDLTD | 碩 | 暫無口試日期 |
錯誤分析(failure analysis)、錯誤樣型識別(failure pattern identification)、記憶體診斷(memory diagnosis)、記憶體測試(memory testing)、良率提升(yield improvement) 錯誤分析(... | ||||
104 | TSV架構... TSV架構三維動態隨機存取記憶體之TSV製程異常偵測 (Abnormality Detection for TSV Process in TSV-based 3D DRAM Manufacturing Process) | NTHU NDLTD | 碩 | 暫無口試日期 |
矽穿孔(TSV)、缺陷(Defects)、三維動態隨機存取記憶體(3D DRAM) 矽穿孔(T... | ||||
104 | 整合扇出晶... 整合扇出晶圓級晶片尺寸封裝測試成本最佳化方法 (Test Cost Reduction Methodology for Integrated Fan-Out Wafer Level Chip Scale Package) | NTHU NDLTD | 碩 | 暫無口試日期 |
三維晶片(3D IC)、成本模型(cost model)、整合扇出晶圓級晶片尺寸封裝(InFO WLCSP)、測試成本分析(test cost analysis)、晶圓測試(wafer test)、晶圓探測(wafer probe) 三維晶片(... | ||||
104 | 即時偵測測... 即時偵測測試機台異常之雲端測試良率監控與分析方法 (Real-Time Abnormality Detection of Automatic Test Equipment by Cloud-Based Test Yield Monitoring and Analysis) | NTHU NDLTD | 碩 | 暫無口試日期 |
自動化測試機台(automatic test equipment)、良率分析(yield analysis) 自動化測試... | ||||
104 | 整合扇出晶... 整合扇出晶圓級晶片尺寸封裝之小間距焊接墊高效率探針測試策略 (Efficient Probing Schemes for Fine-Pitch Pads of InFO Wafer-Level Chip-Scale Package) | NTHU NDLTD | 碩 | 暫無口試日期 |
三維積體電路(3D IC)、探針測試(2.5D IC) 三維積體電... | ||||
104 | 針對加速單... 針對加速單元認知測試(Cell-Aware Test) 電路模擬之實體布局缺陷集縮減研究 (Layout-Oriented Defect Set Reduction for Fast Circuit Simulation in Cell-Aware Test) | NTHU NDLTD | 碩 | 暫無口試日期 |
自動測試形樣產生系統(Automatic test pattern generation (ATPG))、單元認知測試(Cell-aware test (CAT))、缺陷基底測試(Defect-based testing)、缺陷模型的建立和模擬(Fault modeling and simulation) 自動測試形... | ||||
103 | 使用鰭式場... 使用鰭式場效應電晶體之靜態隨機存取記憶體的缺陷模型分析與診斷方法 (Defect Modeling, Analysis and Diagnosis for FinFET-Based SRAM) | NTHU NDLTD | 碩 | 暫無口試日期 |
記憶體測試(memory test)、鰭式場效應電晶體(FinFET)、錯誤模型(fault model)、失效分析(failure analysis)、瑕疵診斷(defect diagnosis) 記憶體測試... | ||||
103 | 針對三維動... 針對三維動態隨機存取記憶體之兩層式錯誤更正碼設計 (A Two-Level Error Detection and Correction Scheme for 3D DRAM) | NTHU NDLTD | 碩(提早入學) | 暫無口試日期 |
兩層式錯誤更正碼(Two-Level Error Detection and Correction (EDAC))、蕭碼(Hsiao code)、三維動態隨機存取記憶體(3D DRAM)、寬輸入輸出動態隨機存取記憶體(Wide-I/O DRAM) 兩層式錯誤... | ||||
102 | 系統層級雙... 系統層級雙電壓動態隨機存取記憶體控制器之建模與評估 (System-Level Dual-Voltage DRAM Controller Modeling and Evaluation) | NTHU NDLTD | 碩 | 暫無口試日期 |
全系統模擬(Full System Simulation)、隨機存取記憶體控制器之建模(DRAM Controller Modeling)、雙電壓隨機存取記憶體系統(Dual-Voltage DRAM System) 全系統模擬... | ||||
101 | 加寬匯流排... 加寬匯流排的動態隨機存取記憶體之三維修復架構 (3D Redundancy Architecture for Wide-I/O DRAM) | NTHU NDLTD | 碩 | 暫無口試日期 |
三維堆疊架構(3D IC)、加寬匯流排(wide-I/O)、動態隨機存取記憶體(DRAM)、記憶體修復(memory repair)、記憶體測試(memory testing)、良率(yield) 三維堆疊架... |