政府計畫（GRB），建議「依年度遞減排序」，以查看最新的研究方向。
| 畢業學年度 | 論文標題 | 連結 | 學位 | 畢業時長(years) |
|---|---|---|---|---|
| 關鍵字 | ||||
| 112 | 基於數學角... 基於數學角度下的量子電路等價性檢查與錯誤修正的研究 (A Mathematical Exploration to Equivalence Checking and Correction of Quantum Circuits) | NTHU | 碩 | 無口試日期 |
量子計算(quantum computing)、等價性檢查(equivalence checking)、向量模擬(simulation)、錯誤修正(error correction) 量子計算(... | ||||
| 111 | 利用慣性量... 利用慣性量測單元建構拳擊選手出拳軌跡之研究 (On Construction of Trajectory of Boxer's Punch using a single IMU) | NTHU NDLTD | 碩 | 1.99 |
慣性量測單元(IMU)、軌跡重建(trajectory) 慣性量測單... | ||||
| 111 | 基於機器學... 基於機器學習與測試向量簡化之電路電壓降預測的研究 (IR drop Prediction Based on Machine Learning and Pattern Reduction) | NTHU NDLTD | 碩 | 1.99 |
電壓降(IR drop)、機器學習(Machine Learning)、測試向量簡化(Pattern Reduction) 電壓降(I... | ||||
| 111 | 利用基因演... 利用基因演算法與規則導向法的混合策略實現模型壓縮 (Model Reduction Using a Hybrid Approach of Genetic Algorithm and Rule-based Method) | NTHU NDLTD | 碩(外籍生) | 1.99 |
網路剪枝(network pruning)、基因演算法(genetic algorithm)、模型壓縮(model compression) 網路剪枝(... | ||||
| 111 | 一個有效率... 一個有效率的迭代式網路剪枝方法 (An Efficient Approach to Iterative Network Pruning) | NTHU NDLTD | 碩 | 1.99 |
神經網絡剪枝(Neural Network Pruning) 神經網絡剪... | ||||
| 110 | 基於密度方... 基於密度方法來進行佈局熱點圖像分類之研究 (Layout Hotspot Pattern Clustering Using a Density-based Approach) | NTHU NDLTD | 碩 | 1.99 |
熱點(Hotspot)、機器學習(Machine learning)、樣式聚類(Pattern clustering) 熱點(Ho... | ||||
| 110 | 藉由找出過... 藉由找出過濾器間相同的部分並分享運算結果來最小化二值化神經網路中所需運算的研究 (Minimizing Computation in Binarized Neural Network Inference using Partial-Filter Sharing) | NTHU NDLTD | 碩 | 1.99 |
二值化神經網路(Binarized Neural Networks)、過濾器重複特性(Filter Repetitions) 二值化神經... | ||||
| 110 | 藉由重複利... 藉由重複利用運算結果及提升資源利用率來加速實現於終端設備上的二值化神經網路推論的研究 (Accelerating Binarized Neural Network Inference by Reusing Operation Results and Elevating Resource Utilization on Edge devices) | NTHU NDLTD | 碩 | 1.99 |
二值化神經網路(Binarized neural network (BNNs))、現場可程式化邏輯閘陣列(FPGA)、加速器(Accelerator) 二值化神經... | ||||
| 110 | 基於基因演... 基於基因演算法且具有錯誤率保證的近似邏輯合成的研究 (Approximate Logic Synthesis by Genetic Algorithm with an Error Rate Guarantee) | NTHU NDLTD | 碩 | 1.97 |
近似計算(Approximate Computing)、電路最佳化(Circuit Optimization)、基因演算法(Genetic Algorithm) 近似計算(... | ||||
| 110 | 以建構性的... 以建構性的方法來進行臨界函數辨識的研究 (A Constructive Approach for Threshold Function Identification) | NTHU NDLTD | 碩 | 1.97 |
臨界邏輯(Threshold logic)、臨界值邏輯閘(Linear threshold logic gate)、臨界函數辨識(Threshold function identification) 臨界邏輯(... | ||||
| 110 | 一個利用邏... 一個利用邏輯無關項來減少邏輯電路之乘法複雜度的方法 (A Don't-Care-Based Approach to Reducing the Multiplicative Complexity in Logic Networks) | NTHU NDLTD | 碩 | 0.78 |
乘法複雜度(Multiplicative Complexity)、邏輯無關項(Don't-Care) 乘法複雜度... | ||||
| 109 | 一個考慮到... 一個考慮到過濾器重複特性的二值化神經網路卷積結果靈活共享方法的研究 (A Flexible Result Sharing Approach Using Filter Repetitions to Binarized Neural Networks Optimization) | NTHU NDLTD | 碩 | 1.99 |
二值化神經網路(Binarized Neural Networks)、過濾器重複特性(Filter Repetitions)、卷積結果共享方法(Convolutional Result Sharing) 二值化神經... | ||||
| 109 | 一個可以提... 一個可以提供晶圓調度時間建議的彈性半導體製造系統模擬框架 (A Flexible Cluster Tool Simulation Framework with Wafer Batch Dispatching Time Recommendation) | NTHU NDLTD | 碩 | 1.99 |
集束型設備(cluster tool)、模擬器(simulation)、晶圓傳送系統(wafer transferring system) 集束型設備... | ||||
| 109 | 一種用於抵... 一種用於抵禦基於布林滿足性的破解法之增強式迴路化邏輯加密技術的研究 (An Enhanced Cyclic Logic Locking Approach against SAT-based Attacks) | NTHU NDLTD | 碩 | 1.99 |
硬體安全(Hardware Security)、迴路化邏輯加密(Cyclic Logic Locking)、邏輯解密(Logic Unlocking)、布林滿足性破解法(SAT Attack)、迴路化布林滿足性破解法(CycSAT)、基於行為的布林滿足性破解法(BeSAT)、第二代迴路鎖(LOOPLock 2.0) 硬體安全(... | ||||
| 109 | 臨界函數的... 臨界函數的辨識及其在臨界邏輯電路優化的應用 (Threshold Function Identification and its Application to Threshold Logic Network Optimization) | NTHU NDLTD | 博 | 4.73 |
臨界邏輯(Threshold logic)、臨界方程式(Threshold function)、邏輯優化(Logic optimization)、德摩根定律(De Morgan's laws) 臨界邏輯(... | ||||
| 109 | 使用圖數據... 使用圖數據庫進行集群工具性能分析 (Cluster Tool Performance Analysis using Graph Database) | NTHU NDLTD | 碩 | 2.48 |
群集工具(Clustertool)、晶圓(Wafer)、圖形資料庫(Graphdatabase) 群集工具(... | ||||
| 108 | 針對臨界值... 針對臨界值函數識別之降低計算量方法的研究 (On Reduction of Computation for Threshold Function Identification) | NTHU NDLTD | 碩 | 1.00 |
臨界值函數(ThresholdFunction)、臨界值函數辨識演算法(TFIdentificationAlgorithm)、權重分配法(WeightAssignmentProcedure)、總和相等理論(SummableCheckingProcess,) 臨界值函數... | ||||
| 108 | 一種可以保... 一種可以保證錯誤率的有效率近似節點合併的研究 (An Efficient Approximate Node Merging with an Error Rate Guarantee) | NTHU NDLTD | 碩(外籍生) | 1.90 |
邏輯合成(Node Merging)、近似計算(Approximate Logic Synthesis) 邏輯合成(... | ||||
| 108 | 對於迴路鎖... 對於迴路鎖邏輯加密技術的安全性分析之研究 (Security Analysis for a Cyclic Logic Locking Method - LOOPLock) | NTHU NDLTD | 碩 | 1.90 |
硬體安全(Hardware security)、迴路化邏輯加密(Cyclic Logic Locking)、邏輯解密(Logic Decryption)、布林滿足性破解法(SAT Attack)、迴路化布林滿足性破解法(CycSAT)、迴路鎖(LOOPLock) 硬體安全(... | ||||
| 108 | 藉助慣性感... 藉助慣性感測單元來輔助之運動健身系統的研究與開發 (An IMU-aided Fitness System) | NTHU NDLTD | 碩 | 1.86 |
慣性感測單元(IMU)、運動健身(Fitness) 慣性感測單... | ||||
| 108 | 以節點增加... 以節點增加與移除之方法來進行多數閘邏輯電路優化之 研究 (Majority Logic Circuit Minimization Using Node Addition and Removal) | NTHU NDLTD | 碩 | 1.84 |
多數閘邏輯(majority logic)、節點合併(node-merging)、節點增加與移除(node addition and removal)、邏輯優化(logic optimization) 多數閘邏輯... | ||||
| 107 | 用於二值化... 用於二值化神經網路推論的卷積結果共享方法 (A Convolutional Result Sharing Approach for Binarized Neural Network Inference) | NTHU NDLTD | 碩 | 1.98 |
卷積神經網路(convolutional neural network)、二值化神經網路(binarized neural network)、近似運算(approximate computing) 卷積神經網... | ||||
| 107 | 針對有限面... 針對有限面積下之憶阻器交錯式陣列的邏輯合成研究 (On Synthesizing Memristor-Based Logic Circuits in Area-Constrained Crossbar Array) | NTHU NDLTD | 碩 | 1.98 |
憶阻器(Memristor)、邏輯合成(Logic Synthesis)、記憶體內運算(In-Memory Computing) 憶阻器(M... | ||||
| 107 | 利用慣性量... 利用慣性量測單元的四肢復健系統 (IMU-based Rehabilitation System for Upper and Lower Limbs) | NTHU NDLTD | 碩 | 1.96 |
復健系統(Rehabilitation) 復健系統(... | ||||
| 107 | 具有更廣義... 具有更廣義缺陷模型的可重構單電子電晶體陣列之診斷 (Diagnosis for Reconfigurable Single-Electron Transistor Arrays with a More Generalized Defect Model) | NTHU NDLTD | 碩 | 3.91 |
可重構單電子電晶體(Reconfigurable Single-Electron Transistor)、缺陷(Defect)、診斷(Diagnosis) 可重構單電... | ||||
| 107 | 迴路鎖:基... 迴路鎖:基於邏輯優化的迴路化邏輯加密技術 (LOOPLock : LOgic OPtimization based Cyclic Logic Locking) | NTHU NDLTD | 碩 | 1.91 |
硬體安全(hardware security)、迴路化邏輯加密技術(cyclic logic locking)、布林攻擊技術(SAT Attack)、迴路化布林攻擊技術(CycSAT)、邏輯優化(logic optimization) 硬體安全(... | ||||
| 106 | 利用以加速... 利用以加速度計為基礎的穿戴式裝置即時計算爬階步數及腳步高度變化的研究 (An Accelerometer-Based Wearable Device for Real Time Stride Count and Step Height Measurement) | NTHU NDLTD | 碩 | 1.98 |
加速度(accelerometer)、爬階(acceleration)、步數(stride-count)、步高(step-height)、復健(wearable-device)、穿戴式裝置(stair-climbing) 加速度(a... | ||||
| 106 | 利用膝蓋角... 利用膝蓋角度之可即時計算步數及步距的智慧護膝 (A Smart Pad for Real Time Stride Count and Walking Distance Measurement via Knee Angle Calculation) | NTHU NDLTD | 碩 | 1.91 |
九軸感測器(knee angle)、退化性關節炎(direct feedback)、穿戴式裝置(stride count)、步數計算(walking distance)、步距計算(9-axial sensor)、膝蓋角度(undefined) 九軸感測器... | ||||
| 106 | 用於邏輯加... 用於邏輯加密保護的以電路訊號干擾的加密邏輯閘設計 (A Glitch Key-Gate for Logic Encryption) | NTHU NDLTD | 碩 | 1.87 |
硬體安全(Hardware Security)、邏輯加密(Logic Encryption) 硬體安全(... | ||||
| 106 | 利用冗餘移... 利用冗餘移除與全面性權重分配的方法來識別臨界值函數的研究 (Threshold Function Identification by Redundancy Removal and Comprehensive Weight Assignments) | NTHU NDLTD | 碩 | 1.87 |
臨界值邏輯閘(Linear threshold logic gate)、臨界值函數辨別(Threshold function identification)、冗餘移除(Redundancy removal)、權重分配(Weight assignments) 臨界值邏輯... | ||||
| 105 | 考量布林關... 考量布林關係於邏輯電路最佳化的研究 (Logic Optimization with Considering Boolean Relations) | NTHU NDLTD | 碩 | 1.99 |
布林關係(Boolean relation)、邏輯最佳化(Logic optimization) 布林關係(... | ||||
| 105 | 針對以憶阻... 針對以憶阻器為基礎之邏輯電路來達成運算脈衝數量優化的合成研究 (On Synthesizing Memristor-Based Logic Circuits with Minimal Operational Pulses) | NTHU NDLTD | 碩 | 1.99 |
憶阻器(Memristor)、邏輯合成(Logic Synthesis)、蘊含邏輯(Implication Logic)、最小化(Minimization)、扇出(Fanout) 憶阻器(M... | ||||
| 105 | 用於臨界值... 用於臨界值邏輯電路之保證錯誤率的近似邏輯合成方法 (Synthesis of Approximate Threshold Logic Circuits with an Error Rate Guarantee) | NTHU NDLTD | 碩 | 1.98 |
臨界值邏輯(Threshold Logic)、近似運算(Approximate computing)、近似邏輯合成(Approximate logic synthesis) 臨界值邏輯... | ||||
| 104 | 利用線性規... 利用線性規劃針對非線性多項式函數在隨機電路上之合成的研究 (A Linear Programming Approach to Stochastic Circuits for Non-Linear Polynomial Functions) | NTHU NDLTD | 碩 | 無口試日期 |
隨機性電路(stochastic circuits)、線性規劃(linear programing)、邏輯電路合成(logic synthesis) 隨機性電路... | ||||
| 104 | The T... The Testing Analysis of Cyclic Combinational Circuits and its Application on SAT-based Test Generation (迴路化組合電路之測試分析及其滿足性基礎之測試型樣產生之應用) | NTHU NDLTD | 碩 | 無口試日期 |
迴路化組合電路(cyclic combinational circuit) 迴路化組合... | ||||
| 104 | 利用邏輯蘊... 利用邏輯蘊含技巧以最小化多數閘邏輯電路 (Minimization of Majority Logic Circuits Using Logic Implications) | NTHU NDLTD | 碩 | 無口試日期 |
多數邏輯(majority logic)、節點合併(node merging)、邏輯合成(logic synthesis)、邏輯優化(logic optimization) 多數邏輯(... | ||||
| 104 | 針對有缺陷... 針對有缺陷可重配置單電子電晶體陣列之動態診斷的研究 (Dynamic Diagnosis for Defective Reconfigurable Single-Electron Transistor Arrays) | NTHU NDLTD | 碩 | 無口試日期 |
單電子電晶體陣列(Single-Electron Transistor Array)、診斷(Diagnosis)、動態(Dynamic)、優化(Optimization) 單電子電晶... | ||||
| 104 | 以正規方法... 以正規方法運用於臨界值邏輯電路之優化的研究 (A Formal Approach to the Threshold Logic Network Optimization) | NTHU NDLTD | 碩 | 無口試日期 |
臨界值邏輯電路(threshold logic)、優化(network decomposition) 臨界值邏輯... | ||||
| 103 | 在低電壓下... 在低電壓下利用拋物面近似方法來處理元件庫特徵化 (A Parabolic Hyperplane-based Approach to the Characterization of Ultra-low Voltage Cell Library) | NTHU NDLTD | 碩 | 無口試日期 |
元件延遲、低電壓、元件庫特徵化 元件延遲、... | ||||
| 103 | 針對單電子... 針對單電子電晶體之有考慮面積的分解技術的研究 (Area-aware Decomposition for Single-Electron Transistor Arrays) | NTHU NDLTD | 碩 | 無口試日期 |
Single electron devices(Single-electron circuit)、Circuit synthesis(Circuit synthesis) Singl... | ||||
| 103 | 針對以沃羅... 針對以沃羅諾伊架構為基礎之類神經網路的最佳化研究 (Minimization of Voronoi Diagram-based Artifcial Neural Networks) | NTHU NDLTD | 碩 | 無口試日期 |
沃羅諾伊(Voronoi Dragram)、類神經網路(ANN)、化簡(Minimization) 沃羅諾伊(... | ||||
| 103 | Major... MajorSat: 一個用於解多數邏輯的可滿足性問題之求解器 (MajorSat: A SAT Solver to Majority Logic) | NTHU NDLTD | 碩 | 無口試日期 |
majority、satisfiability major... | ||||
| 102 | 機率性布林... 機率性布林邏輯電路的能量最佳化及其應用 (Energy Optimization for Probabilistic Boolean Logic Circuits and its Applications) | NTHU NDLTD | 碩 | 無口試日期 |
邏輯合成、能量最佳化、機率性電路 邏輯合成、... | ||||
| 102 | 運用結構關... 運用結構關係以進行迴路化電路之組合性檢驗之研究 (Using Structural Relations for Checking Combinationality of Cyclic Circuits) | NTHU NDLTD | 碩 | 無口試日期 |
迴路化組合電路(cyclic combinational circuits)、迴路化(cyclify)、組合電路(combinational circuits)、組合性檢測(combinationality checking) 迴路化組合... | ||||
| 102 | 單電子電晶... 單電子電晶體電路寬度最小化之合成技術 (Width Minimization in the Single-Electron Transistor Array Synthesis) | NTHU NDLTD | 碩 | 無口試日期 |
單電子電晶體 單電子電晶... | ||||
| 102 | 利用值域等... 利用值域等價電路技術來優化跨時間框架以改善有界序向電路的等價驗證之研究 (Enhancing Bounded Sequential Equivalence Checking with Cross-timeframe Optimization by Using Range-equivalent Circuits) | NTHU NDLTD | 碩 | 無口試日期 |
BSEC、Circuit Optimization、equivalence checking BSEC、... | ||||
| 101 | 利用值域等... 利用值域等價電路來增進有界序向電路等效驗證的研究 (Enhancing Bounded Sequential Equivalence Checking using Range-equivalent Circuits) | NTHU NDLTD | 碩 | 無口試日期 |
有界序向電路等效驗證(satisfiability based bounded sequential equivalence checking)、值域等價電路(range-equivalent circuit) 有界序向電... | ||||
| 101 | 具機率性的... 具機率性的布林邏輯電路的正確性分析與最佳化 (A Scalable Approach to Correctness Analysis and Optimization for Probabilistic Boolean Circuits) | NTHU NDLTD | 碩 | 無口試日期 |
機率邏輯(Probabilistic CMOS) 機率邏輯(... | ||||
| 101 | 迴路化組合... 迴路化組合電路的研究 (Making Combinational Circuits Cyclifiable) | NTHU NDLTD | 碩 | 無口試日期 |
迴路化組合電路(Cyclic combinational circuits)、邏輯合成與最佳化(Logic synthesis and optimization) 迴路化組合... | ||||
| 101 | On Mi... On Minimizing the Implementation Cost of Threshold Network by Rewiring (藉由重接線來減少臨界值邏輯電路實作成本的研究) | NTHU NDLTD | 碩 | 無口試日期 |
臨界邏輯(threshold logic)、重接線(rewiring) 臨界邏輯(... | ||||
| 96 | 一種一般性... 一種一般性的邏輯結構重整技術：非冗餘的移除及添加 (A Universal Logic Restructuring Technique: IRredundancy Removal and Addition) | NTHU NDLTD | 碩 | 無口試日期 |
邏輯結構重整、冗餘 邏輯結構重... |