深度學習(Fairness)、皮膚病診斷(Deep Learning)、人工智能公平性(Dermatological Disease Diagnosis)

背面供電網路(back-side power delivery network)、雙面訊號繞線(double-sided signal routing)、工程變更命令(engineering change order)

先進封裝(Transformer)、封裝基板佈線(Advanced Packaging)、佈線優化(Package Substrate Routing)、深度學習(Routing Refinement)、增強式學習(Deep Learning)

視覺提示(visual prompting)、遷移學習(transfer learning)、分布外資料(out-of-distribution)、電腦視覺(computer vision)、自動化(automation)

先進封裝(Advance Packaging)、河流繞線(River Routing)、河流段偵測(River Segment Detection)、拓撲匹配(Topology Matching)、任意角度繞線(Any-angle Routing)、非網格繞線(Gridless Routing)

分子動態模擬(Protein Dynamic Simulation)、蛋白質表徵學習(Protein Representation Learning)、蛋白質功能預測(Protein Functional Prediction)

量子電路(Dynamic Programming)、動態規劃(Quantum Circuit)、量子耦合(Qubit Mapping and Routing)、保真度(Noisy intermediate-scale quantum (NISQ))

深度神經網路(Deep Neural Network)、Vision Transformer(Vision Transformer)、軟錯誤(Soft Error)、可靠性分析(Reliability Analysis)

實體設計(physical design)、串擾(crosstalk)、波長繞線(wavelength routing)、光學設計(optical design)、拓樸網路(network topology)

實體設計自動化(electronic design automation)、三維積體電路(3D-IC)、詳細放置(detailed placement)

參數優化(parameter optimization)、機器學習(machine learning)、設計工具(design tool)、神經網路(neural network)

硬體木馬(Hardware trojan)、實體設計(Physical design)

背面供電網路(back-side power delivery network)、雙面訊號繞線(double-sided signal routing)

量子電腦(quantum computing)、佈局合成(layout synthesis)、擺置(placement)、映射(mapping)

實體設計(Physical Design)、全域繞線(Global Routing)

多位元正反器(Multi-Bit Flip-Flops)、混合驅動多位元正反器(Mixed-Driving Multi-Bit Flip-Flops)、擺置修正(Placement Refinement)、功耗導向(Power-Driven)

機器學習(Machine learning)、設計規則檢查熱點偵測(DRC Hotspot Predictor)、繞線指南(Routing Guide)

混合電路(Routability-aware)、擺放指引(Placement Guidance)、可繞(Mixed-size Designs)

通孔柱(via pillar)、引腳可連接性(pin accessibility)、細部擺置(detailed placement)

全域繞線器(Global Routing)

異質整合(Heterogeneous Integration)、多晶片系統(Multi-die Systems)

機器學習(Deep Learning)、深度學習(DRC)、設計規則檢查(Hotspot)、熱點(Prediction)、預測(undefined)

強化學習(Reinforcement)、模擬退火(Learning)、多晶片(Simulated)、系統整合(Annealing)、效能導向(Multi-Die)

印刷電路板(Printed Circuit Boards)、長度匹配(Length-Matching)

細部擺置(Detailed Placement)、混和列高設計(Mixed-Row-Height Designs)

全域擺置(global placement)、擺置(placement)、平行化(parallel)

全域擺置(global)、混和列高擺置(placement)

可行性預測(Feasibility-prediction)、迷宮繞線(Maze-routing)

擺放合法化(Placement)

對抗式攻擊(Adversarial attack)、對抗式防禦(Adversarial defense)、梯度近似(Gradient approximation)、自動編碼器(Autoencoder)、深度神經網路(Deep neural network)

全域繞線器(Global Routing)、印刷電路板(Printed Circuit Board)

非關鍵訊號線(Non-critical Nets)、直角線路(Right Angle Routes)、電路板(PCB)、繞線器(Router)、電子設計自動化(EDA)

晶片設計自動化(EDA)、標準元件擺放合法化(PDA)、混合列高(ILP)

電子設計自動化(EDA)、混合高度標準元件(Mixed-Height Standard Cell)、元件擺放(Placement)

繞線(ISPD 2018 contest)、細部繞線(Detail Routing)、軌道指派(Track Assignment)、電子設計自動化(Physical Design)、實體設計自動化(Physical Design Automation)

實體設計(Physical Design)、實體設計自動化(Physical Design Automation)、繞線(Routing)、細部繞線(Detailed Routing)、初步細部繞線(Initial Detailed Routing)、細部繞線修正(Detailed Routing Refinement)

混和高度標準元件(mixed-height standard cells)、標準元件庫(standard cell library)、實體設計(physical design)、元件擺置(placement)、數位電路方塊(digital circuit block)

實體設計(Physical Design)、細部擺置(Detailed Placement)、通用多元件間距限制(Generic Multi-Cell Spacing Constraint)、多倍列高元件(Multi-Row Height Cell)、混合元件高度設計(Mixed-Cell-Height Design)、量產可行性設計(Design for Manufacturability)、接腳可達性(Pin Accessibility)

圖案搜索(Pattern search)、可生產性設計(Design for manufacturability)、電路佈局驗證(Design rule check)

平行(parallel)、佈局圖案搜尋(pattern matching)

標準元件擺置(Standard Cell Placement)、擺置合法化(Placement Legalization)、多重微影技術(MPL)

匯流排(Bus)、多裸晶(Integrated Multi-Die)、擺置(Placement)、訊號配置(Signal Assignment)

實體設計(Physical Design)、全域繞線器(Global Router)、匯流排(Bus)

多重微影技術(multiple patterning lithography)、整數倍列高標準元件(multi-row height cell structure)、多層的標準元件結構(multi-layer cell structure)、擺置修正技術(Placement Refinement)

細部擺置(Detail Placement)、自對準雙重圖案(Self-Aligned Double Patterning)、改善標準元件(Refining Cell-Based)

佈局圖案分群(layout pattern classification)、超大型積體電路設計(VLSI design)、電子設計自動化(electronic design automation (EDA))

自對準雙重圖案(SADP)、標準元件擺置(Self Aligned Double Patterning)

佈局遷移(Layout Migration)、鰭式電晶體(FinFETs)、閘極對齊格線方法(Grid Alignment of Gates)

次16奈米(sub-16nm)、佈局層配置(layer assignment)

共同路徑悲觀移除(Common path pessimism removal)、漸進式時序分析(Incremental timing analysis)、靜態時序分析(Static timing analysis)

矽載板(interposer)、佈局規劃(floorplan)、訊號分配(signal assignment)、線長(wirelength)

一維佈局(1D layout)、定向自組裝(DSA)、電子束微影(E-bam lithography)

配置器、全域繞線

中介層(2.5D ICs)、訊號分配(3D ICs)、佈局規劃(Interposer)、三維晶片(Signal Assignment)

軌道指派(track assignment)

平行(Parallel)、繞線擁擠評估器(Routing Congestion Estimator)、繞線擁擠評估器(RCE)